Design Prinzipien an Auswiel Considératiounen fir Fraktiounsfrequenzen an Kristalloszillatoren
Am Design vun Hardware Auer Systemer begéinen d'Ingenieuren dacks eng Klass vu scheinbar "onregelméissegen" Kristalloszillatorfrequenzen, wéi 11,0592 MHz, 3,579545 MHz, an 19,6608 MHz. Dës Frequenzen mat Dezimalkomponenten ginn net arbiträr gewielt, awer sinn dat inévitabelt Resultat vun Design Iwwerleeungen baséiert op Kommunikatiounsprotokoller, Frequenz-Divisiounsbeschränkungen, a System-Reverse Ufuerderunge. Vun de fundamentale Prinzipien un, analyséiert dësen Artikel d'Logik hannert der Generatioun vu Fraktiounsfrequenzen a bitt praktesch Screeningmethoden fir d'Komponentewahl.
- Kär Design Logik vun Fractional Frequenz Punkten
Als System Auerquell ass d'Frequenzauswiel vum Kristalloszillator ëmmer ugepasst fir déi präzis Timing Ufuerderunge vun Downstream Digital Circuiten z'erreechen (wéi PLLs, Dividers, a Seriell Kommunikatioun). D'Entstoe vu Fraktiounsfrequenzpunkte staamt haaptsächlech aus de folgende véier Aarte vun Designbeschränkungen:
1. UART Integer Divisioun upassen fir Feeler ze garantéieren-Gratis Serial Baud Tariffer
De seriell Baudrate gëtt ofgeleet vun der Systemuhr duerch ganz Zuelen Divisioun, no der folgender Formel: Baudrate=Auerfrequenz / Divisiounsfaktor
Fir präzis Standard Baudraten ze generéieren (wéi 9600, 19200 oder 115200 bps), muss d'Auerfrequenz ouni Rescht deelbar vum Divisor sinn. Huelt 1.8432 MHz als Beispill, no 16-fach Iwwersampling Divisioun:
1,8432 MHz ÷ 16=115.2 kHz, dat entsprécht 115200 bps.
Ähnlech sinn 11,0592 MHz an 19,6608 MHz 6 Mol an 10,666… Mol 1,8432 MHz respektiv (eigentlech 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… erfuerdert e PLL), awer et ass méi heefeg fir se ze benotzen wéi d'Frequenz direkt fir d'M5Clocks. Mikro-Controller, deen den internen UART Divider erlaabt all Standard Baudraten duerch Divisioun ze generéieren. Wann eng ganz Zuel Frequenz vun 20 MHz gewielt gëtt, kann se net gläichméisseg duerch 115.200 gedeelt ginn, wat zu kumulative Feeler resultéiert a Framefehler oder Paketverloscht verursaacht.
2. Ënnerstëtzung fir eng binär Frequenz-Divisiounsarchitektur vereinfacht den Design vum Auerbaum
Frequenzen wéi 20,48 MHz, 10,24 MHz a 5,12 MHz kënnen all als 2ⁿ × 10 kHz ausgedréckt ginn (zB 20,48 MHz=2048 × 10 kHz). Nodeem dës Frequenzen duerch d'binär Frequenz Divisioun kaskadéiert hunn, kënnen Ënner-Auer Domänen wéi 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz, a sou weider generéiert ginn. Dës Approche ass gutt -gëeegent fir d'Ëmsetzung vun Frequenz Divisioun mat binäre Konter oder Verréckelung Registere, resultéierend zu enger einfacher Circuit Struktur mat gutt -definéiert Phase Relatiounen a konsequent timing Margen tëscht de verschiddenen Frequenz -opgedeelt Aueren. Dës Frequenzen ginn allgemeng als Basisfrequenzen an industriellen DSPs, PLCs, a Servo Drive benotzt.
3.Synthetiséiert iwwer PLL fir héich-Vitesse Kommunikatioun an Audio/Video Sampling Standarden ze treffen
Modern SoCs, optesch Moduler a Videoprozessoren integréieren PLLs, déi typesch Standard Integer Frequenzen (wéi 25 MHz oder 24 MHz) als Referenz benotzen an dann spezifesch net-Standardfrequenzen duerch Integer Divisioun oder Multiplikatioun, oder Fraktiounsdivisioun generéieren. Typesch Beispiller enthalen:
74,25 MHz: Déi héich -Definitioun Video Sampling Auer definéiert vum SMPTE Standard, benotzt fir Formater wéi 1080i a 720p;
33,1776 MHz: Allgemeng fonnt an Audiocodecs a Breetband RF Front-ends; wann se mat engem PLL benotzt, kann et genee der 44,1 kHz oder 48 kHz Audio Sampling Taux Famillen generéieren;
25.000625 MHz: Bestëmmte Ethernet PHYs benotzen eng 25 MHz Auer mat enger fraktioun PLL fir e präzise 125 MHz Serien Dategeschwindegkeet ze generéieren fir en 1 Gbps Linnrate z'ënnerstëtzen (Notéiert datt ganztallmultiple vun 25 MHz allgemeng an der Praxis benotzt ginn; dëst gëtt hei nëmme fir Illustratiounszwecker geliwwert).
Et sollt bemierkt ginn datt Fraktiounsfrequenz Divisioun deterministesche Jitter a spurious Signaler agefouert. Fir Uwendungen sensibel fir Phasegeräischer, sollt Prioritéit fir Zilfrequenzen ginn, déi direkt duerch Integer Frequenz Divisioun kritt kënne ginn, oder fir d'Benotzung vun nidderegen -Geräisch PLLs mat entspriechend konfiguréierter Schleifbandbreedung.
4.Anhale vun historesche Industrieprotokoller an EMC Iwwerleeungen
Historesch Protokoller: USB 2.0 spezifizéiert eng 48 MHz Héich-Vitesse Auer; Ethernet MACs benotzen 25 MHz oder 125 MHz; an Echtzäituhren (RTCs) funktionnéieren op 32,768 kHz (2¹⁵ Hz). Dës Frequenzen goufen fixéiert wann d'Standarden etabléiert goufen an zënterhier iwwer d'ganz Industriekette ugeholl goufen, an de facto Standarde ginn.
Elektromagnetesch Kompatibilitéit (EMC): Méi héich -Uerdnung Harmonie vun ganz Zuelenfrequenzen kënne mat Stroumversuergung, RF oder drahtlose Kommunikatiounsbänner iwwerlappen, wat Interferenz agefouert gëtt. D'Auswiel vun enger Oszillatorfrequenz mat enger Fraktiounskomponent kann harmonesch Energie disperséieren oder verréckelen, doduerch EMI Risiken reduzéieren an d'Käschte vum Filteren a Schirm reduzéieren.
- Aner Schlëssel Faktoren an Crystal Oszilléierer Auswiel
Zousätzlech zum Frequenzwäert sinn déi folgend Ingenieursfaktoren gläich wichteg fir d'Auswiel:
Phase Kaméidi a Jitter
Och wann PLLs all Frequenz synthetiséieren kënnen, degradéiert Fraktiounsfrequenz Divisioun wesentlech no -Endphase Kaméidi an zoufälleg Jitter. Fir Uwendungen wéi Héich-Vitesse optesch Moduler, Millimeter-Wellenradar, oder 5G Fronthaul, ass et recommandéiert direkt Kristalloszillatore mat gebiertege Frequenzen ze wielen, déi Phasegeräischerspezifikatiounen entspriechen, fir spéider net genuch Signalintegritéitmargen ze vermeiden.
Lead Zäit a Käschten
Net-Standard oder personaliséiert Frequenzen erfuerderen typesch laang Leadzäiten an entstinn héich Ingenieurskäschte. Bannent akzeptablen Leeschtungsgrenze soll Prioritéit un d'Industrie-Standardfrequenzen (sou wéi allgemeng Integer Frequenzen wéi 25 MHz, 27 MHz, 40 MHz, an 50 MHz, souwéi d'Standardfraktiounsfrequenzen, déi an dësem Artikel ernimmt sinn) ginn, fir de R&D Zyklus ze verkierzen a BOM Käschten ze kontrolléieren.
Kompatibilitéit mat Domestic Ersatzspiller
Momentan decken Haus Quarz Kristalloszillator Hiersteller déi grouss Majoritéit vun allgemeng benotzte ganzer a fraktioun Standardfrequenzen. Wann Dir en Apparat auswielt, fokusséiert op d'Versuergungsstabilitéit, d'Temperaturcharakteristiken (wéi ± 10 ppm an ± 20 ppm), an d'Laaschtkapazitanzparameter fir d'Kompatibilitéit mat den Ufuerderunge vun der Auerinput vum Host Controller Chip ze garantéieren.
- Praktesch Auswiel Recommandatiounen
Éischten,bestëmmen de System Auer Aschränkungen: Lëscht déi präzis Auerfrequenzen erfuerderlech vun all Peripheriegeräter (UART, I2S, SPI, Ethernet, USB, Video) an hir zulässlech Feelermargen.
Ofgeleet d'Kristalloszillator fundamental Frequenz ëmgedréint:Wann de Mikrokontroller e agebaute -PLL huet, wielt e Referenzkristalloszillator, deen fäeg ass d'Zilfrequenzen duerch ganz Zuelen oder niddereg -fraktionell Divisiounsverhältnisser ze generéieren. Gitt Prioritéit fir Frequenzen mat engem Divisiounsverhältnis manner wéi 100 an engem Nenner deen eng Kraaft vun 2 ass.
Verifizéiert d'Divisiounsfehler: Berechent ob den Divisiounsfehler manner ass wéi déi maximal Baudrate/Samplingrate Ofwäichung déi vun de Peripherieger erlaabt ass (typesch <± 2%).
EMI Risiko bewäerten:Maacht eng Spektralanalyse vun héich-Harmonen; wann néideg, wielt e Frequenzpunkt, deen vun der ganzger -Uerdnung Harmonie ofwäit.
Bedenkt d'Disponibilitéit a Käschten: Wärend d'Leeschtungsfuerderunge entspriechen, wielt e Modell mat enger grousser Maartverfügbarkeet an engem Packagetyp (zB HC-49S, SMD 3,2 × 2,5 mm) deen d'Produktiounsufuerderunge entsprécht.